74HC595的数（shù）据端：

  QA--QH: 八位并行输出端，可以直（zhí）接控制（zhì）数码管的8个段。

  QH': 级联输（shū）出端。我将它接下一个595的SI端（duān）。

  SI: 串行数据输入（rù）端。

74hc595的控制（zhì）端说明：

  /SCLR(10脚): 低电平时将移位（wèi）寄（jì）存器的数据清零（líng）。通常我将它接Vcc。

  SCK(11脚)：上升沿时数据寄存器的数（shù）据（jù）移位。QA-->QB-->QC-->...-->QH;下降沿（yán）移位寄存器数（shù）据不变。(脉（mò）冲宽度：5V时，大于几十纳秒就（jiù）行了。我通常都选微秒级)

  A.控制移位寄存器

  SCK 上升沿 数据 移位 SCK 下降沿 数据 保持（chí）

  RCK(12脚)：上升沿时移位寄（jì）存器的数据（jù）进入存（cún）储（chǔ）寄存（cún）器（qì），下（xià）降沿时存储（chǔ）寄存器（qì）数据（jù）不（bú）变。通常（cháng）我将RCK置为低电平，当移位结束后，在RCK端产生一个正脉冲（chōng）(5V时（shí），大于几十（shí）纳（nà）秒（miǎo）就行了。我通常都（dōu）选微（wēi）秒（miǎo）级)，更新显示（shì）数据。

  B.控制存储寄存器

  RCK 上升沿 移（yí）位寄存器 的 数据进入（rù） 存（cún）储（chǔ）寄存（cún）器 RCK 下（xià）降沿 存储寄存器数据不变

  /G(13脚): 高电平时禁止输出(高阻态（tài）)。如果单片机的引脚不紧张，用一个引脚控制它，可以方便地产生闪烁和熄灭效果。比通过（guò）数据端移位控制要省（shěng）时省力。

  注：74164和74595功（gōng）能相仿（fǎng），都是8位串行输（shū）入转（zhuǎn）并行输出（chū）移位寄存（cún）器（qì）。74164的驱（qū）动电（diàn）流(25mA)比74595(35mA)的要小,14脚封（fēng）装，体积（jī）也小一些。

  74595的主要优点是（shì）具有数据存储寄存器，在移位的（de）过程中，输出端的（de）数据可以保持不（bú）变。这（zhè）在串（chuàn）行（háng）速度慢的场合很有用（yòng）处，数（shù）码管没（méi）有闪烁（shuò）感。与74hc164只有数据清零端相（xiàng）比，74hc595还（hái）多有输出端时能/禁止控制端（duān）oe，可以使输出（chū）为高阻态（tài）。所以是用这块（kuài）芯片（piàn）会更方便。

  74HC595是具有8位移位寄存器和一个存（cún）储器，三（sān）态输出功能。 移位寄存器（qì）和存储器是分别的（de）时钟。数据在SHcp(见时（shí）序图（tú）)的上升沿输入，在STcp(见时序图)的（de）上（shàng）升沿进入的存储寄存器中去。如果两个时钟（zhōng）连在（zài）一起，则移位寄存器总是（shì）比存储寄存器（qì）早一个脉冲。移位（wèi）寄存器有（yǒu）一（yī）个串行移位（wèi）输入(Ds)，和一个串行输出(Q7’),和一个异步（bù）的低电平复（fù）位，存储寄（jì）存器有（yǒu）一（yī）个并（bìng）行8位的，具备三态（tài）的总线输出（chū），当使（shǐ）能 OE时(为低电（diàn）平)，存储寄存器的数据（jù）输出到总线。

74HC595真（zhēn）值表

74hc595的工（gōng）作环（huán）境(输入输出电压、电流、工作（zuò）温度（dù）)

74HC595时序图

74HC595的逻辑（jí）图

注：

  (1)74HC164和（hé）74HC595功能相仿（fǎng），都（dōu）是8位串行输入转并行输出移（yí）位寄存器。74HC164的驱（qū）动（dòng）电流(25mA)比74HC595(35mA)的要小,14脚封装，体（tǐ）积也小（xiǎo）一些。

  (2)74HC595的主要优点是具有数据（jù）存储寄存器（qì），在移位的过程中（zhōng），输出端（duān）的数据可（kě）以保持不（bú）变。这在串行速度慢的场（chǎng）合很有用处，数码管没（méi）有（yǒu）闪烁感。

  (3)74HC595是串入并出带有锁存功能移（yí）位（wèi）寄存器，它的（de）使用方法很简单，在正常使（shǐ）用（yòng）时SCLR为（wéi）高电平， G为低电平。从SER每输入一位数据，串行输595是串入（rù）并出带有锁（suǒ）存（cún）功能（néng）移位（wèi）寄（jì）存器（qì），它的（de）使用（yòng）方法（fǎ）很简单，如下面（miàn）的真值表，在正（zhèng）常使用时SCLR为高电平， G为低电平（píng）。从SER每输入一位数据，串行输入时钟SCK上升沿有效一（yī）次，直到八（bā）位数据输（shū）入（rù）完毕，输出时钟上升沿有效一次，此时（shí），输入（rù）的数据就被送到了（le）输（shū）出端（duān）。入时钟SCK上升沿有效一次，直到八位数据输入完（wán）毕，输出时钟上升沿有效一次，此时，输入的数据就被送到了输出端。